

TR-617他

第42回情報処理学会  
全国大会発表論文集 I

February, 1991

© 1991, ICOT

**ICOT**

Mita Kokusai Bldg. 21F  
4-28 Mita 1-Chome  
Minato-ku Tokyo 108 Japan

(03)3456-3191~5  
Telex ICOT J32964

---

**Institute for New Generation Computer Technology**

- TR617 協調型論理設計エキスパートシステム 澤田 秀穂、箕田 依子  
co-LODEX -試作- (富士通) 、他
- TR618 協調型論理設計エキスパートシステム 箕田 依子 (富士通)  
co-LODEX -概要- 澤田 秀穂、他
- TR621 拡張項のための重ね合わせ符号を 田中 勉、森田 幸伯 (沖)  
用いた検索方式
- TR622 制御用エキスパートシステム 小沼 千穂、五嶋 安生  
-シミュレーション機構の並列化に (東芝)  
関する検討-

## 協調型論理設計エキスパートシステムco-LODEX

### —試作—

澤田秀穂 篠田依子 滝沢ユカ 丸山文宏 川戸信明  
富士通株式会社

#### 1.はじめに

我々は、ハードウェアの機能レベルの仕様から、回路規模と遅延時間に関する制約条件を満たす回路記述を生成する論理設計支援システムを開発している。並列協調方式を提案し[1]、疎結合型のMIMD(Multiple Instruction Multiple Data stream)方式の並列処理計算機Multi-PSI上に、並列論理型言語KL1を用いて部分試作を行なった。本稿では、試作システムについて述べる。

#### 2. 試作システムの概要

本試作システムは、co-LODEXのエージェント間の並列協調方式と、エージェントが独立に（並列に）行なう設計一評価一再設計の過程を実現したものである。

図1は、co-LODEXの構成を示すブロック図であり、試作したシステムは、網掛け部分に相当する。

入力は、分割されるべき回路の全体仕様と、エージェントへの割り当て、制約条件と等価なデフォルトNJである。各部分仕様は、機能ブロックの端子名とそのビット幅などの仕様と、機能ブロック間の接続関係である。部分回路仕様とデフォルトNJは、詳細化部への入力である。詳細化部は回路の部分仕様を階層的に詳細化する。機能ブロックライブラリは、まとまった機能を持つ機能ブロックの仕様と、機能ブロックの詳細化のルール、テクノロジマッピングのルールが格納されているライブラリである。セルライブラリは、セルの特性の情報が格納されているライブラリである。設計結果はセルの接続情報として出力される。制約条件を満足する回路を設計できなかった場合は、違反情報が報告される。

これらの構成要素のブロックのうち、前処理部は全体に共通のものであるが、詳細化部は各エージェントが個別に持っている。各エージェントは階層設計により、セルの接続情報や違反情報を生成する。こうした一連の処理のなかで、機能ブロックライブラリ、セルライブラリが共通に参照される。

#### 3. インプリメンテーション

試作システムはプロセスと呼ばれる基本要素を組み合わせて構成している。各プロセスはメッセージを用いて通信しながら処理を進める。メッセージはストリームを介して他のプロセスに通知される。プロセスは並列に動く単位であるが、実際の並列実行は、プロセッサエレメントへのマッピングに因る。

設計の詳細化部における、設計の階層を構成するプロセスの概念図を図2に示す。横円はプロセスを表し、矢印は入力／出力ストリームを表す。図2の概念図は、設計が進行したある状況におけるプロセスによる構成を表すものであり、設計の初期状態では、入出力のプロセスだけが存在する。入出力以外のプロセスは、設計の進行に応じて生成する。

入出力のプロセスは入力された回路の全体仕様を分割し、分割した回路の部分仕様と関係するデフォルトNJを各エージェントに通知する。




図1 co-LODEXの構成図

Development of co-operative logic design expert system (co-LODEX)  
Sawada Shuho, Minoda Yoriko, Takizawa Yuka, Maruyama Fumihiro Kawato Nobuaki  
FUJITSU LIMITED

エージェントのプロセスは並列協調方式に従う。部分仕様が通知されると、制約条件を考慮しない詳細化を開始する。詳細化のために、機能ブロックプロセスを生成する。デフォルトNJが通知されると、エージェントの属性に関する上限値を示す、エージェントの制約条件（設計を担当する機能ブロックに関する制約条件）を生成する。設計の進行に伴って、他のエージェントから属性値またはNJが通知されたときも、同様な制約条件を生成する。エージェントの制約条件をもとに、機能ブロックの属性に関する上限値を生成し、担当する機能ブロックへ一斉に通知する。上限値は機能ブロックの評価において何度か変更する。

NJの組み合わせプロセスは、他のエージェントの設計不可能範囲から、設計範囲を制限する処理を行なう。NJの組み合わせプロセスはエージェント毎に生成する。

機能ブロックのプロセスは、設計ルールを参照し、詳細化することにより設計を行なう。すなわち、一つ下位のオルタナティブ（コンポーネント設計／テクノロジマッピング）のプロセスを生成し、1レベル詳細化した機能ブロック／セルの仕様をオルタナティブプロセスに通知する。上限値が通知されたときは、下位のオルタナティブに上限値を越えない設計を依頼する。設計に成功したときは結果を上位のプロセスに返し、このオルタナティブをIN状態として記録する。失敗したオルタナティブもOUT状態として記録しておく。すべてのオルタナティブが上限値を越えたとき、NJの合成プロセスにより、これ以上厳しい条件のときの再設計を禁止する情報を生成し、設計可能な最小の属性値を返す。NJの合成プロセスは機能ブロック毎に生成する。

コンポーネント設計オルタナティブのプロセスは、機能ブロックを1レベル詳細化した構成法に対応している。設計時には、上位の機能ブロックプロセスから与えられた上限値を越えないような、下位の機能ブロックの上限値を生成し、機能ブロックへ一斉に通知する。設計の進行に伴って、生成する上限値は下位の機能ブロックの評価において何度か変更する。

テクノロジマッピングオルタナティブのプロセスは、セルへのマッピングの方法に対応している。構成要素のセルが通知されると、セルのプロセスを生成する。与えられた上限値を越えるか否かの結果と、設計結果（ゲート数と遅延時間）を上位の機能ブロックプロセスに返す。セルプロセスへのゲート数、遅延時間の計算の依頼は、各セルへ一斉に通知する。セルプロセスはセルに対応し、セルの特性値を持つ。

#### 4. 実験・評価

いくつかの例題を試作システムで設計し、現在、制約条件による設計の試行回数などの計測から、並列協調方式とエージェント内における階層設計方式の評価、検討を行なっている。今後は、実験結果を踏まえてco-LODEXの負荷分散方式を決定する予定である。

#### 5. おわりに

階層設計上の各種組みをプロセスで実現することにより、協調型論理設計エキスパートシステムを自然な形で実現することができた。

本研究は第五世代コンピュータプロジェクトの一環として行なわれたものであり、御支援頂いたICOT生駒研究部長代理、新田第七研究室長に深く感謝いたします。

#### 参考文献

- [1] 笹田 他：協調型論理設計エキスパートシステムの概要、情報処理学会第42回全国大会(1991)




図2 プロセスの概念図