

ICOT Technical Report: TR-286, 287

TR-286, 287

TR 286-並列動作系における推論方式について

TR 287-KL1の並列処理－疎結合マルチ

プロセッサにおける負荷分配方式の評価－

286-高橋和子, 竹内彰一, 清水広之(三菱電機)

287-米山 貢, 杉江 衛, 菅谷正弘(日立)

後藤厚宏

July, 1987

©1987, ICOT

ICOT

Mita Kokusai Bldg. 21F
4-28 Mita 1-Chome
Minato-ku Tokyo 108 Japan

(03) 456-3191~5
Telex ICOT J32964

Institute for New Generation Computer Technology

並列動作系における推論方式について

竹内彰一 高橋和子 清水広之
三菱電機株式会社 中央研究所

1.はじめに

一般に複数の構成要素が並列に動作する系では動作が一意的に定まらずダイナミックに様々な可能性が生じる場合が多い。committed choice型の並列論理型言語でこのような系の上における組み合わせ問題や協調型プラン生成などの問題を記述して実行すると、一旦ある節が選択されるとそれ以外の節を選択する可能性はすべて棄却されてしまう。しかし問題の性質を考慮すると、すべての可能な場合における推論を行ない全解を得る方が望ましい。従って、並列動作系上の問題を扱うためには以下の機能を満たす手法が必要であり、近年いくつかの研究がなされている[1][2][3]。

- (1) 問題に内在する複数の可能性や非決定性などを簡潔に表現できる。
- (2) あらゆる場合におけるシミュレーション・探索等の推論が効率良く行なえる。

本稿では、これらの機能を満たす手法として、並列動作系上の問題を並列問題解決用言語ANDOR-IIで記述し、それを「色付きストリーム」に基づいてFGHC(Flatt Guarded Horn Clauses)へコンパイルして実行する方式について述べる。

2. ANDOR-IIによる問題の記述

ANDOR-IIは、AND並列性を有するFGHCにOR並列性を附加することによって全解探索機能を導入した並列問題解決用言語である。例として図1の半加算器回路の故障診断問題を取り上げて説明する。この回路は入力A, Bに対してそれらの和Sと桁上げCを計算して出力する。




図1 半加算器回路

図2にこの回路のトップレベルの記述を示す。

```

:- mode circuit(+,-).
:- and-relation circuit/2.
circuit(In1, In2, Out) :- true | 
    inverter(In1, Out1),
    inverter(In2, Out2),
    and-gate-d([In1, Out2], Out3, State1),
    and-gate-d([Out1, In2], Out4, State2),
    and-gate-d([In1, In2], Out5, State3),
    or-gate([Out3, Out4], Out6),
    Output=[Out6, Out5],
    [(and1, State1), (and2, State2), (and3, State3)] ]

```

図2 半加算器回路のANDOR-IIによる記述

第1節はモード宣言部である。各引数の入出力モードは決定的であり、各ゴールの入力は必ずグラウンドでなければならないという制限を持つ。第2節は関係宣言部であり、第3節は定義部である。各述語はAND関係かOR関係のいずれか一方で定義される。AND関係の述語の定義節はGHCに準じ、ガード部とボディ部から成る。OR関係の述語の定義節はコミット・オペレータを含まず、この節を並べることによって様々な可能性が列挙できる。簡単のため、この回路に含まれる素子のうちANDゲートのみが故障の可能性があると仮定すると、各ANDゲートは以下のように記述される(図3)。

```

:- mode and-gate-d(+,-,-).
:- or-relation and-gate-d/3.
and-gate-d (In,Out,State) :-          (1)
    and-gate(correct, In,Out), State=correct.
and-gate-d (In,Out,State) :-          (2)
    and-gate(error, In,Out), State=error.

```

図3 OR関係の述語

これに対して決定的な動作をするものはAND関係の述語として定義される(図4)。

```

:- mode inverter(+,-).
:- and-relation inverter/2.
inverter(0,Out) :- true | Out:=1.
inverter(1,Out) :- true | Out:=0.

```

図4 AND関係の述語

3. 計算モデル

ANDOR-IIはAND/OR並列性を有する。即ち論理積の関係にあるすべてのゴールを並列に実行するというAND並列性と、ある述語の論理和の関係にある節のうち適用可能なすべての節によるゴールのリソリューションを並列に実行するというOR並列性を有する。論理積のゴールのリソリューションはGHCと同様コミット・オペレータにより1つの節に限定され、ある節が選択されると他の節を選択する可能性は棄却される。これに対して、OR関係のゴールはコミット・オペレータを持たない複数の節で定義されており、ヘッド・ユニフィケーション可能なすべての節が並列に実行され、それぞれ独立した世界に分岐する。即ちリソリューションが1つの節に限定されることなく、すべての可能性が保持される。このOR関係を用いて全解探索プログラムを容易に書くことができる。

例えばcircuitの第3ゴールのand-gate-dのリソリューションを考える。図3で(1), (2)どちらの節もヘッド・ユニフィケーションが可能なのでどちらが選択されるかによって2つの可能世界が生じる(図5)。これらの可能世界には各々独自の色が付加されており、各世界における推論は互いに独立かつ並列に行なわれる。




図5 circuitの計算モデルの一部

4. 実行系

ANDOR-IIで記述されたプログラムは「色付きストリーム」によるコンパイル方式に基づいてFGHCに変換される。

OR関係によって複数の世界が生じる場合、出力変数には各世界におけるリソリューションの結果とそれが定義されている世界に付随する色のペアがストリームとして流れれる。このようなストリームを受け取ったゴールは個々のデータを順に取り出して処理をする。また、1つのゴールに複数のストリーム型データが流れる場合は(図2における第6ゴールor-gateなど)それらの色の整合性を調べ、同一世界に属するもの同志に対してのみリソリューションを行なう。以上のような処理をするプロセスをshellと呼ぶ。コンパイラが行なう主要な処理はshellの必要なゴールの検出と色の整合性をチェックする部分の生成である。

5. 実行例

例として2で述べた半加算器回路の故障診断がいかに実

行されるかを示す。ここでの故障診断とは論理回路の入出力データの一部を観測値として与え、論理回路内の故障要素及び未知入力値に対する全解を求めるものであり、以下のようにANDOR-IIで記述される(図6)。

```
:- mode test(+,-).
:- and-relation test/2.
test([DataIn, DataOut], Answer) :- true |
    setInput(DataIn, Input),
    circuit(Input, Output),
    checkOutput(Input, Output, DataOut, Answer).
```

図6 故障診断のANDOR-IIによる表現

このプログラムにおいて入力生成部(setInput)ではOR関係を使って定義した未知入力に対して場合分けを行ない、回路解析部(circuit)ではこれらの入力に対してあらゆる場合のシミュレーションを実行し、出力チェック部(checkOutput)ではシミュレーションの結果得られたすべての出力値の中で観測値と一致するものを抽出する。今、Bを未知入力とし、A,S,Cとしてそれぞれ1,0,0が観測されたとすると、

```
test([ [1,?], [0,0] ], Answer).
```

を実行することによって故障診断が行われ、その結果

```
Answer : B=0, and1 behaves incorrectly  
         B=1, and3 behaves incorrectly
```

という2つの解が存在することがわかる。

6. むすび

並列動作系上の問題を並列問題解決用言語ANDOR-IIで記述し、それを「色付きストリーム」に基づいてFGHCへコンパイルして実行する方式について述べた。変換後のプログラムはAND/OR並列性を実現する。この方式では問題に内在する複数の可能性や非決定性などを簡潔に表現でき、あらゆる可能な場合におけるシミュレーション・探索等の推論が並列に効率良く行なえる。

謝辞

本研究は第5世代コンピュータ・プロジェクトの一環として行われた。日頃指導をいただいているICOT古川研究所次長及び伊藤第1研究室室長に感謝致します。

参考文献

- [1] K.Ueda, "Making Exhaustive Search Programs Deterministic," pp.270-282, Proc. of 3rd Int. Conf. on Logic Programming, LNCS225, Springer-Verlag, 1986.
- [2] H.Tamaki, "Stream-Based Compilation of Ground I/O Prolog into Committed Choice Languages," pp.376-393, ICLP87, 1987.
- [3] 奥村・松本, "レイヤードストリームを用いたプログラミング," pp.223-232, Proc. of 5th Logic Programming Conference, 1987.