

## 並列推論マシン PIM/i におけるバスの振る舞い

吉田裕一、佐藤正俊、久野英治

yoshida@okilab.oki.co.jp

沖電気工業株式会社

### 1.はじめに

我々は、第五世代コンピュータ・プロジェクトの一環として並列推論マシン PIM/i<sup>[1]</sup>の研究開発を行っている。PIM/i のクラスタは 5 つのプロセッサと共有メモリを共有バスで結合した密結合マルチプロセッサである。このようなバス結合の密結合マルチプロセッサにおいては、バスの振る舞いがシステム性能に大きく影響する。PIM/iにおいては、ブロードキャスト型のスタートキャッシュにより、バスへのアクセスを減らす構成としている。また、並列の処理方式においても、バスの負荷を軽くする工夫が施されている。

本稿では、PIM/i 向きの言語の処理方式やシステムの改良評価のために、PIM/i でのバスの振る舞いや性能を、いくつかのベンチマークにより考察する。

### 2.評価の概要

#### 2.1 評価システム

評価用に使用したシステムは、PIM/i の 1 クラスタ（5 プロセッサ）に、データ収集のみを行なうプロセッサ、トレース用メモリボードを追加した構成である。データ収集用プロセッサは、トレース開始／終了等の制御を行ない、バス情報をトレース用メモリに収集する。PIM/i の共有バスは、(1) データ配達バス、(2) 割り込みバス、(3) システムバス、(4) メモリバスから成り、ここではデータ配達バスを対象にし、サンプリング収集した。

共有バスは、データ幅は 40bit であり、アービトレイションの方式は、箇中型のラウンドロビン方式である。バスコマンドはキャッシュコマンドとメモリコマンドより構成されており、PIM/i のキャッシュプロトコル実現のための各駆動バスコマンドが用意されている。主な、バスコマンドのサイクル数は表 1 の通りである。データキャッシュとコードキャッシュのサイズは、それぞれ 32KB である。

#### 2.2 データ収集方法

トレースは、2K サイクル分可能であり、プログラム実行中に、トレースメモリから GM に転送することで、複数回のデータを収集することにした。ここでは、トレースデータを 2M サイクル毎に 2K サイクルサンプリングし、

表 1: 主なコマンドのサイクル数

コマンド	サイクル数
キャッシュからのロード (LDBKC)	7
GM からのロード (LDBKG)	9 ~ 10
ストアとキャッシュからのロード (SLBKC)	15 ~ 17
ストアと GM からのロード (SLBKG)	19 ~ 21
ロックブロードキャスト (LKBC)	4
ストアブロードキャスト (SUBC)	4
アンロックブロードキャスト (UNBC)	4
GM よりコードのロード (LDBKCO)	15 ~ 17
アービトレイション	2




図 1 バスの空き率とバス要求の割合の割合

計 20 回で 40K サイクル収集した。尚、収集データには、GC 中のデータは含んでいない。

#### 2.3 ベンチマーク

評価で利用したベンチマークテストは、並列論理言語 KLI で記述した qk、qs、prime、pascal の 4 つである。qk、qs は、クイーン問題であり、qk はサスペンドがない、qs はサスペンドを頻発するなどの特徴をそれぞれ持っている。prime は素数生成問題で計算時間の割合が高い。pascal はバスカルの三角形の生成問題であり、並列性の高い問題である。

\* Behavior of the PIM/i system's bus using KLI Programs. Yuichi YOSHIDA, Masatoshi SATO, Eiji KONO  
Oki Electric Industry Co., Ltd.




図2 バスコマンドの内訳(サイクル数)




図3 メモリアクセスの内訳(サイクル数)

### 3 対象

#### 3.1 バス要求の競合状態

図1では、プロセッサがバス獲得要求を出している状況を、どのPEもバスにリクエストを発行していない状態(idle状態)と、1～8台のプロセッサが同時にバス獲得要求を出している状態をテンブーリングしたサイクルに対する割合で示している。

バスが競合していない割合(バスにリクエストを発行しているプロセッサが1台以下の場合)は、平均で約60%あり、かなり高いといえる。これは、バス獲得待ち時間にも反映されており、バスリクエストを発行してから3サイクル以内でバス権を獲得した割合は、50%を越えていた。また、バスが競合している状態のうち80%以上はプロセッサ2,3台程度の競合である。

#### 3.2 バスコマンドの内訳

図2は、バスビギー中に占める各バスコマンドの内訳をサイクル数の割合で示したものである。バスコマンドの部類は、表1に示した。

primを除くベンチマークでは、SLBKGの割合が高くなっている。この理由として、SLBKGコマンドは他のコマンドに比べてコマンドサイクルが長いということ、ヒート獲得時に起きるキャッシュデータのリプレイスが頻繁に起きていることの2つが考えられる。特に、qkにおけるSLBKGの比率は75%を占めているが、その多くはキャッシュデータのリプレイスにともなうものであった。一方、pascalは、SLBKG以外のコマンドが平均的に多くなっている。この理由は、負荷分散における負荷要束において、スリットチェック(負荷要束の放送)が頻発するためである。

#### 3.3 メモリアクセスの内訳

図3はバスに渡されたバスコマンドがアクセスしたメモリが、言語処理系としてどのような機能として使用しているかを、バスコマンドサイクルに対する割合で示した。メモリに対する機能を、共有データ(HEAP)、コード(CODE)、

割り当てる(SYS)、プロセッサ間通信用(COM)の4つに分類した。

各ベンチマークとも、HEAPとCOMでほぼ100%を占めている。CODEへのアクセスはほとんどないが、これは、ベンチマークプログラムが小規模なので、コードがほとんどキャッシュにロードされるためである。HEAPとCOMの比率は、ベンチマークによってかなりばらつきが見られる。qk以外のベンチマークではCOMに対するアクセスが30%近くを占めているが、これは、スリットチェックや負荷分散にともなうゴールの通信が頻繁におきているためである。一方、qkにHEAPが90%を占めているが、これはHEAPでキャッシュのリプレイスが原因である。

### 4 おわりに

PIM/iの共有バスについて、評価、考察を行なった。その結果、評価したベンチマークプログラムでは、バス競合についてはidle状態が比較的多いこと、バスサイクルの多くはキャッシュのリプレイスとスリットチェックが占めていることなどが明らかになった。スリットチェックに関しては、処理系の見直しによって対応する予定である。

また、現在KLIのフルセットの処理系であるVPIMの実験を進めている。この処理系は、インクリメンタルGC(MRB管理)をサポートしているのでデータの局部性が高くなりキャッシュのヒット率はかなり向上することが予測される。そのため、バスのトラフィックは現処理系よりも小さくなるものと期待される。

日頃、功雪をいたなく(財)新世代コンピュータ技術開発機構(ICOT)第1研究室、および神電気のPIM担当課長に感謝する。

### 参考文献

- [1] 大原他:並列性論マシン PIM/i の概要、情報処理学会第40回全国大会予稿集、1990
- [2] 武田他:並列性論マシン PIM/i のメモリシステム、情報処理学会第41回全国大会予稿集、1991