

## ソフトなパイプラインステージによるサイクル時間の短縮

武田浩一、佐藤正俊、大原輝彦

takeda@okilab.oki.co.jp

沖電気工業株式会社

### 1 はじめに

我々は、第五世代コンピュータ・プロジェクトの一環として並列推論マシン PIM/i[1] の研究開発を行っている。PIM/i の要要素プロセッサ [2] は、RISC 型命令セットを基本とし、タグの支援を行うとともに、パイプライン処理と複数操作の同時実行により、処理の高速化を図っている。同期式のパイプラインでは全てのステージがクロックで一齊に同期をとるため、サイクル時間は各ステージの処理時間のうちの最大のもので決定される。このため、他のステージ内に同期待ちの無駄時間が生じてしまう。

本稿では、PIM/i 要要素プロセッサの命令パイプラインにおいて、各ステージの処理時間が異なっていても、そのバランスをステージ間で絶えず合って吸収し、サイクル時間を短縮する方法について述べる。

### 2 パイプラインのサイクル時間の短縮

#### 2.1 パイプラインの同期待ちオーバヘッド

パイプライン方式 [3] は、一連の実行過程を数つかのステージに分割して、古い工程が完了する前に新しい工程を開始することにより、各ステージをオーバラップして実行させ、高速化を達成する。同期式 [4] のパイプラインは、分割された各ステージ間に同期のクロックで動作するフリップフロップが置かれる構造をしている。各ステージはこのクロックによって同期がとられていて、クロックのどちらか一方のエッジで前のステージの処理結果が次のステージに一齊に転送される。クロックの周期は、各ステージの処理時間のうちの最大のもので決定される。この場合、各ステージの処理時間が等しいときに最大の性能利得を得ることができる。したがって、各ステージの処理時間はすべて等しくなるように設計することが設計者に期待されている。

しかし、各ステージは機能部に分割される場合が多いので、各ステージの処理時間を等しくできるとは限らない。このような場合、クロックで同期をとることによる無駄な待ち時間がステージ内に生じてしまう。

#### 2.2 ノンオーバラップ 2 相クロック方式

同期待ちのオーバヘッドを無くすためには、そのステージの処理が完了したならば、直ちに次のステージに処理

\* Reducing length of the pipestages by an elastic method. Koichi TAKEDA, Masatoshi SATO, Teruhiko OOHARA  
Oki Electric Industry Co., Ltd.




図 1: 2 相クロックによるパイプライン

結果を転送することにすればよい。これを実現する構成を図 1 に示す。パイプラインのひとつのステージはふたつのサブステージから構成される。ta1、ta2、tb1、tb2 はそれぞれサブステージ A1、A2、B1、B2 の処理時間である。サブステージの処理時間は、等しくなっている必要はない。各サブステージ間にはデータ貫通状態を持つラッチ (以下、単にラッチ) が置かれ、ノンオーバラップ 2 相クロック [5] で制御する。

図 2 にタイミングを示す。サブステージ間にラッチを使用しているため、クロックのエッジではなくラッチが貫通状態にある半サイクルの間に、処理結果の転送が行われる。例えば、区間 Ca1 では、φ1 が "H" レベルなのでラッチ Laa は貫通状態となり、この間にサブステージ A1 の処理が完了すれば、処理結果は次のサブステージ A2 に直ちに渡される。区間 Ca2 では、φ2 が "H" レベルなのでラッチ Lab は貫通状態となり、この間にサブステージ A2 の処理が完了すれば、処理結果は次のサブステージ B1 に直ちに渡される。

ここで、各サブステージが同期待ちをしないための条件は、次のようになる。T をサイクル時間とし、時刻 t0 で入力が確定したとする。時刻 t1 (=t0+ta1) にサブステージ A1 の処理が終了する。この時刻が区間 (nT, (n+1/2)T) 内にあればよい。したがって、

$$nT < t1 < (n + 1/2)T$$

以下、同様に、

$$(n + 1/2)T < t2 < (n + 1)T$$

$$(n + 1)T < t3 < (n + 3/2)T$$

$$(n + 3/2)T < t4 < (n + 2)T$$

...




図3: PIM/iの命令パイプラインの処理時間の割合




図2: タイミング

となる。

ただし、

$$\begin{aligned} (n - 1/2)T &< t_0 < nT \\ t_1 &= t_0 + ta_1, \quad t_2 = t_1 + ta_2 \\ t_3 &= t_2 - tb_1, \quad t_4 = t_3 + tb_2 \end{aligned}$$

### 3 PIM/i要素プロセッサの命令パイプライン

PIM/i要素プロセッサの命令パイプラインは、F(命令フェッチ)、E(実行)、W(書き込み)の3ステージから構成される。Fステージの処理は、命令アドレス出力とアドレスコード、命令キャッシュとキャッシュタグのアクセス、アドレス比較である。命令キャッシュはダイレクトマッピング方式である。Eステージの処理は、命令コードとレジスタ読み出し、演算、条件生成である。

図3(a)は、Fステージ、Eステージの各処理毎に、1サイクル時間に対する処理時間の割合を示している。最も時間がかかる処理はEステージにあり、サイクル時間はこの処理時間で決定される。このため、Fステージに同期待ちが生じ得る。

同期待ちを減らすために、EステージをD、Xのサブステージに分割し、前節で述べたようにサブステージ間に

ラッカを置く構成にした。これにより、Fステージの処理結果がDサブステージに直ちに渡される。ここで、ダイレクトマッピングのキャッシングの場合、キャッシングタグのアクセスの他にアドレス比較を行う必要のあるヒット信号よりも、命令のほうが早く供給される。また、命令コードはキャッシングヒット信号の確定を待たずに開始して良い。このことを考慮して、図3(b)に処理時間の割合を示す。ただし、サイクル時間は図3(a)を基準にしている。これからわかるように、サイクル時間は約80%に短縮できた。

### 4 おわりに

本報では、パイプラインの各ステージの処理時間が等しくない場合でも、ノンオーバラップ2倍クロックを使って各ステージの処理時間のバラツキをステージ間で駆逐し合うことによって、パイプラインの同期待ちオーバヘッドを吸収する方法を示した。この方法をPIM/i要素プロセッサの命令パイプラインの設計に使用し、サイクル時間が短縮できたことを示した。

### 謝辞

冒頭、助言をいただき（財）新世代コンピュータ技術開発機構（ICOT）第1研究室、および神電気のPIM担当諸氏に感謝する。

### 参考文献

- [1] 大原他：並列推論マシンPIM/iの概要、情報処理学会第40回全国大会、1990
- [2] 武田他：並列推論マシンPIM/iの要素プロセッサのアーキテクチャ、情報処理学会第40回全国大会、1990
- [3] H.S.Stone:High-Performance Computer Architecture, Addison-Wesley, 1990
- [4] 高橋義造編：並列処理機構、丸善、1989
- [5] C. Mead and L. Conway: INTRODUCTION TO VLSI SYSTEMS, Addison-Wesley, 1980