

ICOT Technical Memorandum: TM-0737

TM-0737

設計型問題向け並列仮説推論器

太田好彦

June, 1989

©1989, ICOT

ICOT

Mita Kokusai Bldg. 21F
4-28 Mita 1-Chome
Minato-ku Tokyo 108 Japan
(03) 456 3191~5
Telex ICOT J32964

Institute for New Generation Computer Technology

設計型問題向け並列仮説推論器

A Parallel Hypothetical Reasoner for Design-type Problems

大田 好彦

Yoshihiko OHTA

（財）新世代コンピュータ技術開拓研究機構 第五研究室

Fifth Research Laboratory,

Institute for New Generation Computer Technology

1. はじめに

設計型問題は、与えられた仕様を満足するシステム構造と構成要素特性とを決定する問題である⁽¹⁾。このような問題を解決する場合、構成要素特性を仮定してそれらを組み合わせて設計を行い要求仕様を満たすか検査をしていく方法がある。しかしながら、それらの組み合わせが与えられた仕様を満足するかどうかは、設計の終盤でないとわからないことが多い。さらに、複数の設計解の評価は、その後でないと行えない。したがって、設計型問題においては、早期に枝刈りを行うことが難しく、診断型問題に比べて探索空間が極めて広い困難な問題とされている。このため、知識システムとして設計型問題を扱う場合、組み合わせ爆発による処理時間の著しい増大が大きな問題となっている。

ところで、仮説推論⁽²⁾は、ある目標が与えられた前提から説明できなくてもそれに仮定を導入して矛盾なく目標を説明できれば良いという推論形態である。ここで、目標を設計目標、前提を使用が規定された構成要素、仮定をシステム実現に使用できるかどうかわからない構成要素、矛盾を仕様不満足または実現不可能、説明を合成と解釈すれば、設計型問題に仮説推論が適用できる。また、逆に、仮説推論の枠組を用いて、設計型問題のうちのある部分が、比較的うまく表現できるといえる。文献(3)は、仮説推論を用いた回路設計について述べている。これは、部品候補や接続候補を仮定として取り扱っており、前記の仮定の取り扱いはこれとほぼ同様である。

上記のように、仮説推論は前提の他に仮定という概念を導入し無矛盾な解を積極的に導出しようというものである。そのため、問題解決器になんらかの無矛盾性管理機構が必要となる。この無矛盾性管理機構として、あるデータが成立する環境の集合をアーケ付与して、効率的に管理するATMS⁽⁴⁾が提案されている。

ATMSは、矛盾する環境のスーパー・セットが矛盾することを利用して効率的にその管理を行っている。また、これを利用して効率的な問題解決戦略が設定できる⁽⁵⁾。しかしながら、この効果は、矛盾定義が充分に行われた場合に有効であり、極めて自由度の大きい設計型問題に対しては、やはり組み合わせ爆発の問題は解決されない。

組み合わせ爆発の問題点は、問題のサイズが大きくなると急激に処理時間が長くなることが主なものである。したがって、

問題解決処理の高速化を果たすことは、従来、所与の時間内に解けなかったあるサイズの問題が解けるという意味で重要である。特に、組み合わせ爆発による処理時間の著しい増大を解決するためには、劇的な高速化が期待できる高度並列処理技術を適用することが、有効であると思われる。

設計型問題解決に限らず、ATMS自体には組み合わせ爆発の問題が、内包されている。そこで、ATMSの並列化の研究⁽⁶⁾⁽⁷⁾が行われている。文献(6)では、16Kのコネクション・マシン上のATMSで13クイーン問題を解いた場合、逐次処理に比べて70倍の高速化が実現されたと報告されている。これは汎用的な無矛盾性管理機構であるが、特に、問題解決に利用するとき、それと接続する問題解決器の性能とその並列ATMSの性能とのバランスが大きな問題であると考えられる。

マルチ・プロセッサ上のATMSは、上記並列ATMSの他に、分散協調問題解決におけるATMSの研究⁽⁸⁾⁽⁹⁾がある。しかしながら、分散協調問題解決の主な目的は、問題や知識がもともと分散環境で表現されている問題を解決することであり、集中的に表現された問題を高速に解決することではない。

また、無矛盾性管理機構にTMS⁽¹⁰⁾があり、これの並列環境上へのインプリメントの研究⁽¹¹⁾⁽¹²⁾がなされている。これらの研究もまた、高速化を主な目的とはしておらず、良いモデリングやアルゴリズムの自然な記述を目的としている。

本稿の目的は、設計型問題解決に焦点を絞り、問題解決部と無矛盾性管理部とを統合した高速な並列仮説推論器の実現方法を提案することにある。特に、並列マシン上の実現では、超高速化を果たすため、競合仮定集合に着目した、ストリーム・スイッチング方式を提案している。本稿は、まず設計型問題の解決に有効であると思われる仮説推論の枠組を示し、それに基づいた仮説推論器を並列マシン上に実現する一方式について論じ、疑似並列環境上でそれをシミュレートして時間性能を評価している。

2. 本仮説推論の枠組

本仮説推論の枠組による設計型問題は、構成要素の無矛盾な組み合わせを求めるることとしている。

いま、設計目標としているシステムをsとし、構成要素の集合をBとする。構成要素集合Eの要素は、単独では全て実現可

能とする。構成要素は、いくつかの属性を持っているが、レベルはアトム（あるいはグランド・インスタンス）である。この構成要素集合 E を、前提集合 P と仮定集合 A に分けて考える。

$$E = P \vee A. \quad \text{①}$$

前提集合 P の要素 p_i は、使用が規定された構成要素ととらえる。使用が規定された構成要素とは、仕様から考えてこれらの構成要素は必ず使用すべきであると考えられるものである。

$$P = \{p_0, p_1, \dots, p_n\}. \quad \text{②}$$

これら前提の構成要素だけからシステム s が実現できることがわかっているれば、設計目標に達しており、問題はない。しかしながら、設計には極めて次元の大きい仮定集合 A がある。この仮定集合 A の要素は、システム s 実現に使用されるかどうかわからない構成要素ととらえる。しかしながら、システム s 実現に必要な構成要素の上位概念はわかっているものとする。この上位概念を A^i で表すとすると、仮定集合 A は上位概念 A^i のユニオンで表現されることとする。

$$A = \bigcup_{i=0}^n A^i. \quad \text{③}$$

上位概念 A^i に属する単独で実現可能な構成要素 a^{ij} は、今までの設計事例やカタログ等を参照することによって得ることができる。

$$A^i = \{a_{0j}, a_{1j}, \dots, a_{kj}\}. \quad \text{④}$$

この上位概念 A^i に属する任意の 2 つの要素 a^{ij} と a^{il} とはシステム s を実現するのに同時に使用することはないとする。つまり、要素 a^{ij} と a^{il} とは競合する仮定であるとする。これにより、上位概念 A^i は、競合仮定集合ととらえられる。

$$a_{0j} \wedge a_{1l} \rightarrow \perp. \quad \text{⑤}$$

ここに、 $j, l = 1, 2, \dots, k, j \neq l$ 、記号 \perp は、矛盾 (contradiction) であるまたは実現不可能であることを意味する。ここでは、組み合わせても無意味であることを示している。

また、上位概念 A^i 間にても、組み合わせを禁止する物理的あるいは経験的等の知識がある。この知識は、抽象概念間の関係で、いま、変数 α^i の領域を A^i 、上位概念 A^i とほかの上位概念 A^j ($j = 0, 1, \dots, (i-1)$) 間の関係を r^i とすると、その意味は⑥式で表現されるものとする。ここで、前提 P に関する必要な情報は既にその中に埋め込まれていると考えてもよい。また、関係 r^i の集合を R とし、⑦式で表す。ここに、集合 R の要素を m 個としたが、任意の上位概念間の関係を表現できる。例えば、 α^1 と α^3 との関係は、関係 r^3 に運言関係で付加すればよい。

$$(\forall a_1) \cdots (\forall a_m) (\forall a_0) [r_1(a_1, \dots, a_m, a_0) \Rightarrow \quad \text{⑥}$$

$$[(\bigwedge_{j=0}^m a_j) \rightarrow \perp)].$$

$$R = \{r_0(a_0), r_1(a_0, a_1), \dots, r_n(a_0, \dots, a_n, a_0)\}, \quad \text{⑦}$$

⑥式で、 $i = 0, 1, \dots, m$ であり、記号 \Rightarrow は、“関係 r が内容的に真ならば”を意味している。また、関係 r は仮定 a の順序付けは表現できない。

以上より、本設計型問題向け仮説推論におけるシステム s の設計を⑧式のように定義する。

$$\left. \begin{aligned} & \forall a_0 \cdots \forall a_m \forall a_0 [(A_{i=0}^m p_i) \wedge (A_{j=0}^m a_j) \rightarrow s], \\ & \text{かつ、 } s \text{ は無矛盾である。} \end{aligned} \right\} \quad \text{⑧}$$

3. 並列仮説推論器の構成と動作

まず、入力としては、前提集合 P、仮定集合 A および関係集合 R であり、出力としては、無矛盾な構成要素組み合わせにより支持された設計目標 s である。また、本仮説推論器のタスクは、設計型問題に重要であると思われる次のタスクである。

- ・仮定を選択するタスク
- ・選択された仮定の結合を生成するタスク
- ・生成された仮定の結合に関する無矛盾性を検証するタスク

以下に、本並列仮説推論器のプロセスの構成法、知識の分散法、プロセスの動作について示す。このプロセスの構成は、木構造であるが、競合仮定集合のおおのの要素同志は組み合わせが禁止されているので、以下に述べるストリーム・スイッチング方式により、トークンを異なるプロセスに分散させても独立に（異なるプロセス間の通信なしに）処理が進められる点が高速化に関する基本的なアイデアである。これによっても解の完全性が保証される。

まず、ストリームにより受信されたデータにより駆動され、結果をストリームにより送信するプロセスが木構造に配置されたマルチ・プロセス・システムにおいて、木の深さ s におけるプロセスに必要な前提部分集合 P^i 、競合仮定集合 A^i および関係 r^i を分散（記憶）させておく。任意のプロセス i の子の数は、⑨式で示される自然数 b^i であるものとする。この式は、右辺を越える数の子プロセスを配置させても、明らかに高速化という観点からは意味がないことを示している。また、右辺と等しくした場合は、本方法による最高速度（高速化の限界）を表し、最良の分散と呼ぶ。しかし、このとき、かなりの数のプロセスを要する。この自然数 b^i は、木の深さ s のプロセスにおける枝分かれ率と呼ぶ。

$$\left. \begin{aligned} & b^i \leq k_0, \\ & b^i \leq \prod_{j=0}^{s-1} k_j / k_j + k_i. \end{aligned} \right\} \quad \text{⑨}$$

プロセス i にその子プロセスへ順序付けられた b^i 本のストリームを b^i 個の子プロセスとの間に設ける。プロセス i は、結果をその順序に基づいてそのうち 1 本のストリームに送信する。つまり、最初のトークンを先頭のストリームに流し、次のトークンについては次のストリームに流す。終端のストリームにトークンを流した後には、再び先頭のストリームにトークンを流す。すなわち、サイクリックに切り替わるスイッチがそのプロセス i の出力端と b^i 本のストリーム入力端の間に設けられたイメージである。そこで、このような通信方式をストリーム・スイッチング方式と呼ぶ。また、このようなスイッチが入力端に設けられたストリーム・セットをスイッチング・ストリ

ームと呼ぶ。

木の深さ 0 におけるプロセスは、木の根に相当し、ルート・プロセスと呼ぶ。ルート・プロセスの動作は、 A^0 の要素が自身が保持する関係 τ^0 を満たさなければ単にスイッチング・ストリームにその A^0 の要素を送信する。関係 τ^0 を満たせば、その仮定は送信せず、次の A^1 の要素について処理を行う。全ての要素の処理が終わった後に終了コードを全てのストリームに送信し死滅する。

木の深さ 1 から $(m-1)$ におけるプロセス i は、ストリームよりトークンを入力し、自身が保持する A^i の要素と組み合わせ、さらに自身が保持する関係 τ^i を満たさなければその仮定組み合わせをスイッチング・ストリームに送信する。関係 τ^i を満たせば、その仮定組み合わせは送信せず、次の A^{i+1} の要素と組み合わせて処理を行う。 A^i の全ての要素と組み合わせて処理をおこなった後に再びトークンの入力をを行う。入力トークンが終了コードであれば、終了コードを全てのストリームに送信し自身は死滅する。

木の深さ m におけるプロセス m は、木の葉に相当し、リーフ・プロセスと呼ぶ。リーフ・プロセスの動作も木の深さ 1 から $(m-1)$ におけるプロセスと同様である。しかし、これ以上、仮定との組み合わせは行われないため、結果の送信はスイッチング・ストリームではなく、単なるストリームであってよい。このリーフ・プロセスのストリームは、この仮説推論器の結果を受信（さらには、解の評価を行い表示等を行う）するプロセス（グランドと呼ぶ）で、マージされる。ここで可能ならば、グランドをいくつかのプロセスで構成してもよい。

以上、プロセスは論理的な概念として示したが、実際の物理的プロセッサとのマッピングもまた、これと 1 対 1 におこなわれるものとしている。

図 1 は、本仮説推論器の並列モデルを示す構成図である。以下、同一深さ i のプロセスに自然数 j を付加し (i, j) でプロセスを指定する。ここに、全ての i について、内包されている知識は全て等しいことは前記のとおりである。

なお、文献 (8) の分散環境における ATMS で、Nogood の通信を必要としていた。しかしながら、本研究では、一括高速問題解決を目標とし、後から仮定や関係が追加されることを考慮していない。これに基づき、枠組設定および知識の分散を適切に行い、Nogood の通信を不必要としているが、健全性は保証されている。仮定の追加に関しては、他プロセスより送られてきたデータを保持しておくメモリーを設ければ可能である。一方、関係の追加に関しては、一般に、ATMS を用いた問題解決においては、関係の削除（矛盾の撤回）が困難であるのに、関係の追加だけサポートしても、問題をもっと限定して考えないとその意味を見出すことはできない。文献 (13) は、局所矛盾の撤回を扱った研究である。

さらに、本方法は、動的プロセス生成機構を採用しておらず、それに比較し不必要となるかもしれないプロセスを予め生成しておく無駄があるかもしれない。しかしながら、一般に、動的プロセス生成には少なくともいくらかの処理時間を要する。本研究では、その時間も縮めようと静的プロセス配置を採用している。

4. シミュレーションと評価

本方式の高速化の程度を疑似並列環境上でシミュレーションを行い示す。そのためのマシンを P S T - I I (14) としているので、各プロセス i の動作アルゴリズムを言語 E S P (15) の local 語を用いて図 2 に示す。なお、深さ i のプロセスを




図 1 本並列仮説推論器の構成

```

goal(I) :-  
    repeat,  
        get(I!in, Data),  
        %データ入力  
        process(Data, I)  
    ;  
process(end, I) :-  
    !, !put(I!out, end),  
    %データ出力  
    !;  
process(Data, I) :-  
    get(I!a, Aij),  
    %仮定の取り出し、オールタナティブあり。  
    Token = [Aij : Data],  
    not(I!r, Token),  
    %関係を満たしていない。  
    !put(I!out, Token),  
    fail  
;

```

図 2 プロセス i の動作アルゴリズム

インスタンス・オブジェクト I で表し、I のスロットには in, out, a, r がある。in は入力ストリーム、out はスイッチング・ストリーム、a は競合仮定集合記憶オブジェクト、r は関係記憶オブジェクトをそれぞれ保持している。また、end を終了コードとする。

任意のプロセス (i, j) の process 第 2 節の処理時間 t_{ij} ($: get(I!a, Aij)$ から $fail$ して再び $: get(I!a, Aij)$ にバックトラックするまでの時間) をそのプロセス (i, j) に流れてくる全てのデータおよびそのプロセス (i, j) が保持する競合仮定集合の全ての要素につき一定と仮定する。また、この t_{ij} は、全ての j につき一定と仮定し、単に t_i と記述する。この仮定は、対象とする問題で関係集合 R が空集合 (\emptyset) の場合はうまく成立するものと考えられる。関係検査の負荷が軽い場合において、関係集合 R が空集合の時は枝刈りが行われず、問題解決器の負荷が最大となる。このとき、問題解決器の処理時間は最悪の場合に相当する。また、任意のプロセス (i, j) からデータを流しその子プロセス (i-1, 1) に達するまでの伝達遅れ時間は、深さが同じ全てのプロセスおよび全てのデータにつき同一であると仮定し、これを t_i とする。以上の仮定は、シミュレーション結果の解析においても仮定している。

さらに、一般的な解析のために、次の仮定を設ける。深いプロセスは浅いプロセスよりも process 第 2 節の処理時間 t_i が大きいものと仮定する。この仮定は、深くなるにつれ Token の長さが長くなるし、関係検査の負荷も大きくなるものと考えられ、大体において満足する。また、次段のプロセスが保持する競合仮定集合の要素数が前段のプロセスが保持する競合仮定集合の要素数とあまり変わらないものとすると、一度トークンを受信し活性化したプロセスは死滅するまで全く待つことはない（前段の処理が遅いことに起因するトークンの入力待ちではない）といえる。したがって、全ての枝分かれ率 b を競合仮定集合の要素数 k と等しくとり、かつ、前記最悪の場合の処理時間を T_D とすると $\text{式} \text{⑩}$ のようになる。また、これと比較するために、関係集合 R が空集合であるとした逐次マシン上の処理時間を T_S とすると $\text{式} \text{⑪}$ のようになる。

$$T_D = \sum_{i=0}^{k-1} (k + t_i + t_i) \quad \text{式} \text{⑩}$$

$$T_S = \sum_{i=0}^{k-1} ((k + b) + t_i) \quad \text{式} \text{⑪}$$

$\text{式} \text{⑩}$ と $\text{式} \text{⑪}$ に示すように、逐次の場合それぞれ競合仮定集合の要素数が大きくなると処理時間は爆発するのに対して、本方法によればそれぞれの線形結合で表現されているので処理時間の爆発が防げる。本方法は、このような時間性能の向上という効果はあるが、それに要するプロセスの数を N とすると $\text{式} \text{⑫}$ で示すようにこれが極めて大きくなる可能性が高い。

$$N = \sum_{i=0}^{k-1} (\prod_{j=0}^{i-1} b) + 1 \quad \text{式} \text{⑫}$$

時間性能評価用の例題として、 4×4 のチェス盤上に 4 個のクイーンが衝突しないように配置する 4 クイーン問題をとりあげる。

本並列仮説推論器の入力として、以下の情報が必要である。

$$P = \{4 \times 4 \text{ のチェス盤}\}$$

問題を 4×4 のチェス盤と 4 個のクイーンとの無矛盾（矛盾は、クイーンが衝突する）な組み合わせを求めることとすると、 4×4 のチェス盤は使用が規定されたシステム構成要素ととらえられる。この情報は、関係集合に直接埋め込まれる。

また、システム合成に使用されるかどうかわからない構成要素は、次のとおりである。

$$\begin{aligned} A0 &= \{q1(1), q1(2), q1(3), q1(4)\}, \\ A1 &= \{q2(1), q2(2), q2(3), q2(4)\}, \\ A2 &= \{q3(1), q3(2), q3(3), q3(4)\}, \\ A3 &= \{q4(1), q4(2), q4(3), q4(4)\}. \end{aligned}$$

ここで、 $qI(J)$, $I = 1, 2, 3, 4$ であり、チェス盤上 I 行 J 列にクイーンを置くという仮定を意味するものとする。さらに、競合仮定集合 ϕ のおのについて、 $\text{式} \text{⑩}$ を満たす。

関係の内容は以下のとおりである。

$$\begin{aligned} r0 &([q1(I)]) :+ \\ &fail; \\ r1 &([q2(I), q1(J)]) :+ \\ &((I=J, !; I-J=1), !; J-I=1); \\ r2 &([q3(I), q2(J), q1(K)]) :+ \\ &(((I=J, !; I-K=1), !; I-J=1), !; \\ &J-I=1), !; I-K=2), !; K-I=2); \\ r3 &([q4(I), q3(J), q2(K), q1(L)]) :+ \\ &((((I=J, !; I-K=1), !; I-L=1), !; \\ &I-J=1), !; J-I=1), !; I-K=2), !; \\ &K-I=2), !; I-L=3), !; L-I=3); \end{aligned}$$

図 3 は、本シミュレーションのプロセスの配置とストリームの接続関係を示すものである。本シミュレーションは、PS1-11、SIMPOS (PS1-11 のプログラミング・アンド・オペレーティング・システム) 上のマルチ・プロセスとストリームを利用してなされている。SIMPOS では、最大 64 個までのプロセスが生成できるようになっている。そのため、プロセス数に大きく依存する b は 1 とした。ここで、 $b_1 = b_2 = b$ として、ATMS を利用した逐次マシン上の仮説推論システム APRICOT/0^[16] の処理時間を基準とした高速化について実験を行った結果を図 4 に示す。また、 $b_1 = b_2 = b$ として、 $b = 0$ 、すなわち逐次処理の場合の処理時間を基準とした高速化について実験を行った結果を図 5 に示す。なお、伝達遅れ時間 t_i は実現する並列マシンの H/W に大きく依存するため、本シミュレーション結果の解釈においては、0 としている。

図 4 について考察する。 $b = 0$ のときに、 $R \neq \emptyset$ において 1.8 倍、 $R = \emptyset$ において 2 倍の高速化が得られているのは、問題解決器と無矛盾性管理部との完全融合により、さらに機能を特化させたための効果である。また、 $b = 1$ においての高速化は AND 並列処理による効果である。さらに、 b が増加するに従った高速化の増加は、ストリーム・スイッチング方式の効果である。この範囲で示せる結論は、 $R \neq \emptyset$ のとき、ATMS を利用した逐次マシン上の仮説推論システム APRICOT/0 に比べ、5.6 倍の高速化が実現されるということである。

次に、図 5 について考察する。これは、並列化の効果を示すものである。したがって、 $b = 0$ のときに、 $R \neq \emptyset$ および $R = \emptyset$ において高速化は 1 である。本例題の $R \neq \emptyset$ では、解は 2 つ




図3 シミュレーションに用いたプロセス構成

しかなく、 R による枝刈りの効果は大きい。そのため、 $b = 3$ 以上としても高速化はあまり向上しない。この場合、枝刈りが充分に行われてしまう $b = 2$ の分散には効果はない。むしろ、枝刈りがあまり進んでいない $b = 0$ を分散させたほうがよい。しかし、このようなことは、実際に定義された関係を評価して初めてわかることがある。結局、 $R = \phi$ のとき、 $b = 4$ で 1.5 倍の高速化となっている。このときのプロセス数は図3に示すように、2.2である。しかしながら、このときはまだ、高速化について、飽和状態に達しておらず、 $b = 1.6$ まで速度向上が得られるものと考えられる。

また、図4および図5が示すように、 $R \neq \phi$ の場合、 $b = 3$ 以上にすると高速化の効果が減少していくが、 $R = \phi$ の場合は $b = 4$ にても高速化の効果が伸びている。よって、本方式は関係を充分に定義できない場合に有効であることがわかる。はじめに述べたように、早期に枝刈りを行うことが難しい設計型問題に用いた場合、本並列仮説推論器の深いプロセスにおいて b を大きくしておき、枝刈りが充分に行うことができる考え方られる深いプロセスにおいては b を小さくしておいたほうがよいといえる。




図4 分かれ率 b - APRICOTに対する高速化




図5 分かれ率 b - 逐次処理に対する高速化
5. まとめ

本稿では、仮説推論を用いた設計型問題解決を構成要素の無矛盾な組み合わせを求めるることとし、その問題解決器を並列マシン上に実現する一方式を示した。この方式を疑似並列環境上に実現し、シミュレーションにより本方式の時間性能を評価した。

このシミュレーションの結果、4クイーン問題で、ATMSを利用した逐次マシン上の仮説推論システムAPRICOTに比べ、5.6倍程度の高速化が実現されることが示された。また、問題解決器と無矛盾性管理部との完全融合により、逐次マシンにおいても性能向上が見られることが明らかになった。さらに、ストリーム・スイッチング方式は、早期に枝刈りを行うことが難しい設計型問題に有効であることが明らかになった。

本仮説推論の枠組において、逐次処理の場合、それぞれ競合仮定集合の要素数が大きくなると処理時間が爆発する。これに対して、本方法による最良の分散を行った場合、競合仮定集合の要素数の線形結合オーダなので、処理時間の爆発が防げる。本方法は、このような時間性能の向上という効果はあるが、それに要するプロセスの数が極めて大きくなる可能性が高い。この解決策として、枝刈りを充分に行うことができると考えられる深いプロセスにおいては枝分かれ率を小さくしておく方法があげられる。また、浅いプロセスの処理が早く終わることに着目し、これを再利用する等の方法を確立することは、今後の課題である。

さらに今後の課題として、実際の並列マシン(Multi-PSI⁽¹⁷⁾、PIM⁽¹⁸⁾)上での評価があげられる。また、実際的な設計型問題、特に従来、機械による支援が困難であったその上流に適用し、有効性を示すとともに知識表現(本仮説推論の枠組)等の問題を洗い出し解決することがあげられる。実際的な設計型問題に適用したとき、さらに大きいシステムまでの性能バランスの問題が明らかになってくると思われる。

謝辞

本研究の機会を与えて下さり常に御指導頂いているICOT副所長、第五研究室生駒室長に深く感謝致します。また、日頃、御世話になっている第五研究室の皆様に深く感謝致します。

文献

- (1) 小林重信、関根史磨、菊地一成、森啓、千吉良英穂、中島俊哉他：“知識情報処理システムに関する調査研究報告書：第1分冊 計画・設計型知識システムの構築方法論”、ICOT-JIPDEC AIセンター(1989)
- (2) 國藤進：“仮説推論”，人工知能学会誌 Vol. 2, No. 1, pp. 22-29 (1987)
- (3) 牧野俊朗、石塚満：“仮説推論による回路設計システムにおける制約式に基づく効率的推論法”，情報処理学会第38回全国大会講演論文集(I), pp. 424-425 (1989)
- (4) de Kleer, J.: "An Assumption-based TMS", Artificial Intelligence 28, pp. 127-162 (1986)
- (5) de Kleer, J.: "Problem Solving with the ATMS", Artificial Intelligence 28, pp. 197-224 (1986)
- (6) M. Dixon, J. de Kleer: "Massively Parallel Assumption-based Truth Maintenance", Proc. of AAAI-88, pp. 199-204 (1988)
- (7) 原田拓、溝口文雄：“データ依存関係に基づく無矛盾性管理の並列処理方式”，情報処理学会第38回全国大会講演論文集(I), pp. 418-419 (1989)
- (8) 橋尾真、石田亨：“分散協調問題解決におけるATMSの利用”人工知能学会第2回全国大会論文集, pp. 141-144 (1988)
- (9) Cindy L. Mason, Rowland R. Johnson: "DATMS: A Framework for Distributed Assumption Based Reasoning", Collected Draft Papers of the 1988 WORKSHOP ON DISTRIBUTED ARTIFICIAL INTELLIGENCE (1988)
- (10) J. Dyle, "A Truth Maintenance System", Artificial Intelligence, Vol. 12, No. 3, pp. 231-272 (1979)
- (11) Charles J. Petrie, Jr.: "A DIFFUSING COMPUTATION FOR TRUTH MAINTENANCE", Proc. of International Conference on Parallel Processing, p. p. 691-695 (1986)
- (12) 久野祐子、久野靖：“並列オブジェクト指向言語を用いたTMSの再構成”，人工知能学会誌 Vol. 4 No. 1, pp. 62-69 (1989)
- (13) 西岡真吾、堀雅洋、池田高、溝口理一郎、角所敬：“ATMSの運用について”，第8回知識工学シンポジウム論文集 pp. 75-80 (1988)
- (14) H. Nakashima, K. Nakajima: "HARDWARE ARCHITECTURE OF THE SEQUENTIAL INFERENCE MACHINE: PSI-II", Proc. of 4th Symposium on Logic Programming, pp. 104-113 (1987)
- (15) Chikayama, T.: "Unique Features of ESP", Proc. of FGCS'84, pp. 292-298 (1984)
- (16) 井上克己、太田好彦：“仮説推論システムAPRICOT/0による知識コンパイル”，人工知能学会研究会資料SIG-KBS-8805-6, pp. 51-60 (1989)
- (17) K. Takai: "The parallel software research and development tool: Multi-PSI system", Proc. of the France-Japan AI and Computer Science Symp. 86, Institute for New Generation Computer Technology (1986)
- (18) A. Goto and S. Uchida: "Toward a high performance parallel inference machine - The intermediate stage plan of PIM", Technical Report TR-201, ICOT (1986)