

# ICOT Technical Memorandum: TM-0256,0257

---

情報処理学会 第34回全国大会論文集-2

TM-0256 大規模知識ベースマシン実験機の開発(2)

—マルチポート・ページメモリー—

TM-0257 大規模知識ベースマシン実験機の開発(3)

—ソフトウェア・シミュレーションによる評価

(第一報)—

(0256) 柴山茂樹, 石村多喜二, 酒井 浩, 岩田和秀(東芝), 物井秀俊, 森田幸伯, 伊藤英則(ICOT)  
(0257) 酒井 浩, 柴山茂樹, 岩田和秀(東芝), 物井秀俊, 森田幸伯, 伊藤英則(ICOT)

February, 1987

©1987, ICOT

**ICOT**

Mita Kokusai Bldg. 21F  
4-28 Mita 1-Chome  
Minato-ku Tokyo 108 Japan

(03) 456-3191-5  
Telex ICOT J32964

---

**Institute for New Generation Computer Technology**

## 大規模知識ベースマシン実験機の開発（2）

—マルチポートページメモリ—

柴山茂樹、石村多喜二、酒井浩、岩田和秀（東芝）

物井秀俊、森田幸伯、伊藤英則（ICOT）

### 1.はじめに

新世代コンピュータ技術開発機構（ICOT）の知識ベースマシンの研究の一環として大規模知識ベースマシンのハードウェアシミュレータの開発を進めている。【柴山 86】 ハードウェアシミュレータは大規模知識ベースマシン【Yokota 86】のUnification Engineをマイクロプロセッサで模擬したものである。本稿ではそのハードウェアの詳細、特にマルチポートページメモリ（MPPM）【Tanaka 84】の実現について述べる。

### 2. ハードウェアシミュレータのハードウェア構成

図1にハードウェアシミュレータ（HWS）のハードウェア構成を示す。8ポートを持つMPPMの各ポートにUnification Engineを模擬するマイクロプロセッサ（μP）から一種のチップルのように見えるようにした。次にμP側から見た時のPTCBのポートの動作について述べる。

SCP(Simulator Control Processor)は最終的にはシステムの初期化、μPの制御等を行なうシステムの制御プロセッサとして働くが、開発時にはμP上のソフトウェアの作成/デバッグ/ハードウェアのテストを行なうための開発装置として用いる。このため、MC68010をCPUとして持つ開発システムをSCPとして用いている。各μPシステムはMC68020をCPUとしたプロセッサボードを中心としVMEバス上に2MBのローカルメモリ、47MBのハードディスク、共有ナモサインタフェース、MPPMポートインターフェース(Adapter)を付加したものである。

共有メモリは8台のμPとSCPにより共有される2MBのメモリである。MPPMも一種の共有メモリであるが、ページアクセスのlatencyを持つため、制御情報など少量のデータを小回りよく通信する用途には向かないと考えられるので、プロセッサ間の制御情報の通信用に通常の共有メモリを用意した。9台のプロセッサからのアクセスを平等に制御するために、専用のarbiterを開発して用いる。

MPPMポートインターフェース(Adapter)は、ハードウェア的にdual-port RAMによるμPとMPPMポートの共有メモリ（ポートバッファ）、そのアドレスカウンタ等から構成されるインターフェースボードである。

### 3. マルチポートページメモリとのインターフェース

MPPMは複数のポートからの独立したページアクセス要求を各々

のポート毎に受付ける必要がある。单一の制御部が、全てのポート分のデータ転送要求を受付けるのはパフォーマンスを著しく低下させるので、各ポート毎に転送要求を処理する能力を備えなくてはならない。

従って、今回の実現ではマルチポートページメモリのポートは各マイクロプロセッサ（μP）から一種のチップルのように見えるようにした。次にμP側から見た時のPTCBのポートの動作について述べる。

各μPは非同期に各々のポートに対して任意のページを要求する。この要求はページ転送制御ブロック（Page Transfer Control Block - PTCB）で表わされる。図2にPTCBのフォーマットを示す。物理的にはμPとポートは、Adapter上にメモリを共有し、PTCBは他の制御フラグ類と共にその共有メモリ上の制御情報エリアに直かれる。この其のメモリをポートバッファと呼ぶ。ポートバッファのその他の部分はデータ転送用のバッファである。ポートは初期化されると制御情報エリアの先頭にあるリクエストフラグをセンスし、ページ転送要求を待つ。μPはPTCBを準備するとリクエストフラグをセットする。ポート制御部はPTCBを読み込むとリクエストフラグをリセットし、（指定されれば）μPに次のPTCBを要求する割込みを起こす。PTCBによって指定された転送をポートバッファに対して行なうとやはり指定によりμPに割込みを起こす。

MPPMのデータ転送ではもともとページ内のセグメントの順序を整合させるために各ポート毎に1ページ分のバッファは不可欠である。このバッファはハードウェア的にはポート側／μP側のどちらに置いててもよい。今回の実現ではμP側のインターフェース(Adapter)にポートバッファを持たせている。理由は、

①ポートバッファをμPのメモリ空間内に置き、転送終了後即座にμP側でそのデータを使用可能にするため

②複数のページバッファを実装し、ダブル・バッファリング、複数ページ転送機能等を実現するため

である。

ポートバッファはポートとμPがアクセスの競合なくダブル・バッファとして使用するためにdual-portのRAMで構成される。MPPMの転送は全ポートが同期して動作する必要があるため、アクセス競合が起こってあるポートが他のポートの動作に遅れるという事態は許されないからである。容量は実装の制約で12KBである。

Development of an Experimental Very Large Knowledge Base Machine (2) -Multiport Page Memory-

Shigeaki SHIBAYAMA, Takiji ISHIMURA, Hiroshi SAKAI, Kazuhiko IWATA (Toshiba Corp.)

Hidetoshi MONOI, Yukihiko MORITA, Hidenori ITOH (ICOT)

#### 4. マルチポートページメモリの実現

KPPMの構成を図3に示す。ポート数はこのマシンが実験機であることなどから8とした。KPPMはポートに対応するメモリ・バンク、ポート制御部、全体を制御するマスタ制御部、それにメモリ・バンクとポートを結ぶネットワークから構成される。図4に4ポートの場合のKPPMの動作を示す。この例からも分るようにネットワークはサイクリックに各ポートと論理的なメモリ・バンクの接続を切替え、ポートバッファはページのセグメント毎にそのタイムフレームで接続されたバンクから読み出しを行ない、対応したページバッファのセグメントに格納していく。物理的なメモリ・バンクの数は必ずしも論理的なバンク数と1対1である必要ではなく、高速化のためにインタリーピングを行なうことも可能である。今回は制御を容易にするため、1論理バンクを1物理バンクで構成した。

ポート制御部は3節で示したようにPTCBの読み込み、解釈、読み込みの制御を行なう必要がある。かつこれらの実行は効率的な転送速度を上げるために高速に行なわなければならない。従って柔軟な制御と高速性を考慮し、マイクロプログラムによる制御を採用した。KPPMにおける1サイクル(1ページを転送するトータル時間)を、PTCBを読み込み転送のセットアップを行なうセットアップフェーズと、データ転送を行なうデータ転送フェーズに分け、セットアップフェーズでマイクロプログラムによりハードウェアのレジスタ類の設定を行ない、データ転送フェーズではハードウェアの制御によりフル速度でデータ転送を行なう。このフェーズの転送サイクルは28/300ns(6.8MB/sec)である。PTCB用のデータラインとデータ転送用のデータラインをポート毎に別に設ければセットアップフェーズは不要であるが、これはいたずらにインターフェースのライン数を増し、実装の困難さを増大させる。

ネットワークは、3-state gateを利用したセレクタでディレイを最小限にすることによってコンパクトに実装した。KPPMを高並列化する場合に最も実装面で問題となる箇所であるが、今回は特別な実装法などはとっていない。

#### 5.まとめ

以上、試作中のハードウェアシミュレータについて述べた。特にマルチポートページメモリにつき、その実装に際して考慮した点について述べた。本ハードウェアシミュレータは6年度中にデバッグを行ない、引き続きソフトウェアを作成して実験/評価を行なう予定である。




図1 ハードウェアシミュレータの構成




図2 PTCBフォーマット




図3 マルチポートページメモリハードウェア構成




図4 KPPM動作

#### 【参考文献】

[柴山 86] 柴山,他, “大規模知識ベースマシンの開発(2)－ハードウェアシミュレータ－”情報処理学会第33回全国大会予稿集 3B-2, 1986年

[Yokota 86] Yokota, H., Itoh, H., “A Model and an Architecture for a Relational Knowledge Base”, Proc. 13th Int'l Sympo. Computer Architecture, Tokyo, June, 1986.

[Tanaka 84] Tanaka, Y., “A Multiport Page-Memory Architecture and A Multiport Disk-Cache System”, New Generation Computing, 2, Ohmsha-Springer Verlag, 1984.