

ICOT Technical Memorandum: TM-0111

TM-0111

シリコン・コンパイラ

丸山文宏(富士通)

May, 1985

©1985, ICOT

ICOT

Mita Kokusai Bldg. 21F
4-28 Mita 1-Chome
Minato-ku Tokyo 108 Japan

(03) 456-3191~5
Telex ICOT J32964

Institute for New Generation Computer Technology

4.6 デザイン・コンペイア

本節では、LSI設計に関する各種の知識やノウハウと計算機、内部には「」込
めておき、設計とサポートするエキスパートシステムの技術について述べる。事
例として、第五世代コンピュータプロジェクト「オービス」と研究が行われて以來、
論理設計支援システム「」を取り上げる。

4.6.1 システム構成

このシステムの構成図4.6.1に示す。本システムでは、並列性を表現し易い、
DTRに設計されたアーキテクチャミッション言語 Occam [] を仕様言語として採用
するアルゴリズムを定義する。この段階では、ユーチュアルコリズムを実現する
ためのアーキテクチャの対応を意識する必要はない。ハートウェア化サブシステム

合、一トロア要素（フリ、アーチ、アーチ、機能アーチ、ク等）の持かりの回路の設計に利用地された。制御回路設計サブシステムは、入データト遷移情報に基いて、ノード一トロ実現可能フリ、アーチアーチとその制御回路設計サブシステムにて、ノード、ステータシニを実現する。出入カビン、機能アーチ、フリッフリアーチ、基本セハ割担当サブシステムは、セル・ライアーチリに監視される基本セハ子、組み合せを実現する。一方、組合せ回路は、併置の論理閾値を実現でき、複合セルズ、2実現される。実現すべき論理閾値は、閾数分割サブシステム、2遙送、フローアウト等考慮して分離され、各小セルが複合セルに設計サブシステムへ与えられる。基本セル及び複合セルに関する情報は回路最適化サブシステムに渡され、回路の冗長部分が除去される。

表5-1、最終的CMOS路（基本重心、複合重心及び各接続関係）が設けられ
た。以上より設計過程で本シスルの力が八一と並用で4,3,2の後、
更に、配置・配線等の実装設計工程を製造工程へと進む。

図5-7はシスルにおいては、設計者のノウハウを有効に利用するため、
標準CADシステム、2次接続小2号アアルゴン基板（處理モード）
<粗略入出力>を用意した。本シスルでは、70ビットシグナルをア
クセスする専用レジ、論理型言語Prolog上に物理端末とアリゲーター
が接続されている。

4-6-2 知識ベースと推論

ハードウェア部分からシスル、例の15、図4-6-2は不可往様（動作アラート）

2) 5 つあります。② 4.6.3 より 5 つ目は、トライアの機能を上述で述べました。設
計者が設計を行った場合、全体の仕事は既存の段階と具体的な回答と明確化
されています。このように徐々に設計が出来上がり、(まだほんと詳しくな
き) 適用例、計算機に表示され、その実行に伴う部品の環境は変化させていくこ
とになります。本システィムでは、Prolog の assert と delete と事实 (fact) を書きたくなることを「定理」の中でもあります。この $F_{\text{act}} = 40$ 回程度の述
べ (predicate) の意味で 7.1.3、図 4.6.4 に示す。これは、これは、
common が複数個のレジストラ現す場合のルールです。この式は、
前向の推論のために、設計を行ったときに必要となります。こ
の F_{act} は後向の推論から決まります。後向の推論は Prolog の実行メカニズムによ

」自然に実現される。[2] 4. 6. 3. は示すハーフは、279 才ベレードヨウハハ
トウサア [6] 時に 実行³ (Compatible) カタナエシトテスルハル
7" 3.

説³) はハルハリ、設計対象^間、関係^{を把握}するか重要² 犯³、本シス^ア
2" 13、論理型言語⁹ 運用¹² する¹¹、T=関係^{は自然の表現} ² 犯³、² テ¹ 生^カ
1. T=知識表現¹¹、2" 3.


4. 6. 3 アルゴリズムは基礎^く起理

トランスレータ^{アシスティン}、DD^{ドキュメント} 解析^シ、各シジル²、ダービナ
ル、27-1 每¹² 各小¹³ 対¹⁴ 才¹⁵ ディレク¹⁶、フセイ^ム型¹⁷ の情報
を生成²³。[5] 2" 3. 本シス^ア 関¹⁸、各シジル² 値¹⁹ で、トキメキ才

べく、シエラ（シリカ）鉱選査へと進み、ヨウソーア、実行条件毎の操作情報を記載したデータ、及操作情報とセットでシエラへ送り、操作情報を得た分野があり、初期的トヨニスル定理を示す。

シリカ鉱選査、機能プロトコルは開拓工事、開拓計画・条件問題をすべく、2つに分かれ、ヨウソーア部分の開拓設計図面は、1つに分離され、操作部の操作手順書は、機能プロトコルの組合せ開拓設計図（図4.6.7）、正確は「之13」、各レジン2つ、機能プロトコル、ヨウソーア、実行条件と、2つ3（左義）論理式と操作上、複合セル定理可べき論理関数を決定する。

PL上見，萊丁：¹「...，設計得異常的關係是應該以自然的表現可才得理想化」。



```

CHAN pattern[6];
CHAN string[6];
CHAN data[5];
CHAN end[6];
CHAN wild[6];
CHAN result[6];
PROC comp(CHAN pin,sin,pout,sout,dout) =
    VAR p,s:
    SEQ
        PAR
            p:=0
            s:=0
        WHILE TRUE
            SEQ
                PAR
                    pout ! p
                    sout ! s
                PAR
                    pin ? p
                    sin ? s
                    dout ! p=s:
PROC acc(CHAN xin,lin,rin,din,xout,lout,rout) =
    VAR d,x,l,r,t:
    SEQ
        PAR
            x:=FALSE
            l:=FALSE
            r:=FALSE
            t:=FALSE
        WHILE TRUE
            SEQ
                PAR
                    xout ! x
                    lout ! l
                    rout ! r
                PAR
                    din ? d
                    xin ? x
                    lin ? l
                    rin ? r
                IF
                    l=TRUE
                    SEQ
                        r:=t
                        t:=TRUE
                    l=FALSE
                    t:=t^(x d):
PAR i=[1 FOR 5]
    PAR
        comp(pattern[i-1],string[5-i],pattern[i],
            string[6-i],data[i-1])
        acc(wild[i-1],end[i-1],result[5-i],data[i-1],
            wild[i],end[i],result[6-i])

```

図4.6.1 occam 1: より 3 仕組 (動的アルゴリズム)

```

<SYSTEM> pm.
  <TIME> clk.
  <ENTRANCE> pin(8), sin(8), xin, lin, rin.
  <TERMINAL> pout(8), sout(8), dout, xout, lout,
             rout, send1.
  <AUTOMATON> comp: clk:
    <REGISTER> p(8), s(8).
    <STATES>
      init: p<-0, s<-0, ->idle.
      idle: pout=p, sout=s,
            p<-pin, s<-sin, ->state1.
      state1: send1=1, dout=(p:=s), ->idle.
    <END>.
  <END>comp.
  <AUTOMATON> acc: clk:
    <REGISTER> d, x, l, r, t.
    <STATES>
      init: x<-0, l<-0, r<-0, t<-1, ->idle.
      idle: send1: xout=x, lout=l, rout=r,
            x<-xin, l<-lin, r<-rin,
            d<-dout, ->state1.
      state1: {* l *| r<-t, t<-1
                ; t<-(t&(x|d)), ->idle.
    <END>.
  <END> acc.
<END> pm.

```

圖 4-6-3 DDL 之機能記述

変数 $t := t \wedge d$

$t := \text{TRUE}$

$t := \text{TRUE}$

$t := t \text{ AND } d$

```
implement-variable(Var, ...):-
    sources-by-assignment(Var, Assign-source-list),
    truth-value(Assign-source-list),
    sources-through-channel(Var, Input-source-list),
    truth-value(Input-source-list),
    .
    .
assert(implementation(Var, register, t, ...)).
```

$\langle REGISTER \rangle \quad t(1), \dots \quad \quad \quad 1 \leftarrow t \text{ に } t$

図 4.4. 前向き推論のルール

SEQ

$r := t$
 $t := \text{TRUE}$

$\sqsubseteq \Rightarrow$ 逐次

```
compatible(Operation1, Operation2) :-  
    store-operation(Operation1, Var1, Source1, ...),  
    store-operation(Operation2, Var2, Source2, ...),  
    followed-by(Operation1, Operation2),  
    Var1 \= Var2,  
    implementation(Var1, register, ...),  
    implementation(Var2, register, ...),  
    not(referred-to(Var1, Source2)).
```

$r \leftarrow t, t \leftarrow 1$

$\sqsubseteq \Rightarrow$ 並列

圖4. (-) 後向推論のルール

register: t

bits: [0, 0]

automaton: acc

source: [1, 1, $t \& d$]

condition: [init, state1 & l , state1 & $\neg l$]

図4.6.6 フレーム情報




図4・6・7 レジスタの構成回路




図4・6・5 構成セルの構成