

TM-0111

シリコン・コンパイラ

丸山 文宏 (富士通)

May, 1985

©1985, ICOT

ICOT

Mita Kokusai Bldg. 21F
4-28 Mita 1-Chome
Minato-ku Tokyo 108 Japan

(03) 456-3191~5
Telex ICOT J32964

Institute for New Generation Computer Technology

4・6 リリコン・コンパイラ

本節では、LSI設計に関する各種の知識やノウハウと計算機内部に取り込
んでおき、設計をサポートするエキスパートシステムの技術について述べる。事
例として、第五世代コンピュータプロジェクトの環境として研究が行われてゐる、
論理設計支援システム「 L 」を取り上げる。

4・6・1 システム構成

このシステムの構成を図4・6・1に示す。本システムでは、並列性を表現し易い
ように設計されたプログラミング言語 *occaml*「 C 」で仕様となるハードウェア
の動作アルゴリズムを記述する。この段階では、ユーザはアルゴリズムと名水を
実現するハードウェアとの対応を意識する必要はない。ハードウェアサブシス

デムは、このアルゴリズムからでも限り並列性を抽出し、ハードウェアに対応付ける。この際、知識ベースに格納されたハードウェア機能設計に関する知識が利用される。ステートマシン最適化サブシステムによって最適化された情報は、ハードウェアの振舞いの記述であり、レジスタトランスファレベルのハードウェア記述言語DHL [3] によるステートマシンとして表現される。このレベルでは、ハードウェアの動作にフゝゝは明確になり、フゝゝゝゝが、それを実現する回路の構造については何も規定されてゝゝない。以上が機能設計の過程である。

トランスレータサブシステムは、DHL記述から回路設計に必要な2種類の情報を抽出・整理する。すなわち、データバス情報及ステートマシンに関するステート遷移情報である。データバス情報はデータバス設計サブシステムに渡され、

各ハードウェア要素（フリップフロップ、機能ブロック等）のまわりの回路の設計に利用される。制御回路設計システムは、スタート遷移情報に基づいて、スタートを実現するフリップフロップとそのまわりの制御回路を設計することにより、スタートマシンを実現する。入出力ピン、機能ブロック、フリップフロップは、基本セル割当システムにより、セルライブラリに登録された基本セルと組み合わせで実現される。一方、組合せ回路は、任意の論理関数を実現できる複合セルによって実現される。実現すべき論理関数は、関数分割システムによって遅延、ファンアウト等と考慮して分割され、それぞれが複合セル設計システムによって複合セルのレイアウト・パターンと与えられる。基本セル及び複合セルに関する情報の回路最適化システムに渡され、回路の冗長な部分を除く

去され、最終的にCMOS回路(基本セル、複合セル及びカク接続関係)が設計される。以上の回路設計遷移が本システムのカバーする範囲である。この後、更に、配線・配線等の実装設計工程、製造工程へと進む。

このようなシステムにおいては、設計者のノウハウを有効に利用することも、従来のCADシステムによる、直接されたアルゴリズムに基づく処理も大きく組み入れることが重要である。本システムでは、プロダクションシステムのクノロジーを導入し、論理型言語Prolog上に知識ベースとアルゴリズム、クノロジーを統合している。

4.6.2 知識ベースと推論

ハードウェアシステムは、例えげ、図4.6.2に示す仕様(動作アルゴリ

システム)と与えられる, 図4.6.5のようなハードウェアの機能記述と生成する。設計者が設計を行う場合, 全体の仕様と脱みながら段々と具体的な回路を明らかにしていく。このように徐々に設計が出来上がっていく(または詳細化されていく)過程は, 計算機においては, その実行に伴う副作用が環境を変化させていくことにより実現できる。本システムでは, Prologのassertを用いて次々と事象(fact)を書き込んでいくことにより実現されていく。このために40個程の述語(predicate)が用意されている, 図4.6.4にルール9例を示す。これは, Occamの変数と1ビットのレジスタで実現する場合のルールである。このような前向き推論の他に, 設計を行う上で様々な条件をチェックする必要がある。このためには後向き推論がふさわしい。後向き推論はPrologの実行メカニズムによ

り自然に実現される。図4.6.1に示すルールは、2つのオペレーションがハ
ードウェアと同時に実行できる (compatible) かどうかをチェックするルール
である。

設計においては、設計対象間の関係を把握することが必要である。本システム
では、論理型言語の述語によりこういふ関係と自然に表現できる、ことと生か
した知識表現を行う。2.1.3.

4.6.3 アルゴリズムに基づく処理

トランスレータシステムは、DOL記述を解析し、各レジスタ、ターミナ
ル、スタート毎にそれぞれに対するオペレーションとデータ、フレーム型の情報
を生成する。例えば、あるレジスタについて、そのレジスタに値をセットするオ

ペレーション(レジスタ転送オペレーション)とすべし集め、そのソース、実行条件毎にまとめた情報とをレジスタワッポット数等の情報とともにフレームに格納する(図4.6.6)。Prolog にとりこ言の解析は得意な分野であり、効率的にトランスレータが実現されてゐる。

フリックワッポット、機能ブロックに関するフレームは、入力されるソース・条件に関する情報をすべて持つてゐるから、その入力部分の回路を設計することゝ容易である。データベース設計サキシステムは、フレーム情報から各レジスタ、機能ブロックの組み合わせ回路を設計する(図4.6.7)。正確に言へば、各レジスタ、機能ブロックのソース、実行条件とを、 τ (広義の)論理式と操作し、複合セルで実現すべき論理関数と決定する。

複合セルは、任意の組合せ回路を実現する機能を持つ。ところが、図4.6.8に示されているように、等価な回路であるも、入カ端子に対応するゲートの並べ方の順序により、左のように隙間(セパレーション)を多く取らなければならなかったり、右のようにセパレーションがないうコンパクトなレイアウトが可能になる。本システムでは、この複合セルのレイアウトにゲートの理論的およびリステリックアルゴリズムを導入し、Prologにより実現されている。

以上見て来たように、設計対象間の関係と述語に自然に表現する枠組みによる知識ベースのアルゴリズムに基づく処理が、Prolog上に統合されている。




図4.4.1 システム構成

```

CHAN pattern[6]:
CHAN string[6]:
CHAN data[5]:
CHAN end[6]:
CHAN wild[6]:
CHAN result[6]:
PROC comp(CHAN pin,sin,pout,sout,dout) =
  VAR p,s:
  SEQ
    PAR
      p:=0
      s:=0
    WHILE TRUE
      SEQ
        PAR
          pout ! p
          sout ! s
        PAR
          pin ? p
          sin ? s
          dout ! p=s:
PROC acc(CHAN xin,lin,rin,din,xout,lout,rout) =
  VAR d,x,l,r,t:
  SEQ
    PAR
      x:=FALSE
      l:=FALSE
      r:=FALSE
      t:=FALSE
    WHILE TRUE
      SEQ
        PAR
          xout ! x
          lout ! l
          rout ! r
        PAR
          din ? d
          xin ? x
          lin ? l
          rin ? r
      IF
        l=TRUE
          SEQ
            r:=t
            t:=TRUE
        l=FALSE
          t:=t^(x d):
  PAR i=[1 FOR 5]
    PAR
      comp(pattern[i-1],string[5-i],pattern[i],
            string[6-i],data[i-1])
      acc(wild[i-1],end[i-1],result[5-i],data[i-1],
          wild[i],end[i],result[6-i])

```

図4.6.2 occam による仕様 (動作アルゴリズム)

```

<SYSTEM> pm.
  <TIME> clk.
  <ENTRANCE> pin(8), sin(8), xin, lin, rin.
  <TERMINAL> pout(8), sout(8), dout, xout, lout,
              rout, send!.
  <AUTOMATON> comp: clk:
    <REGISTER> p(8), s(8).
    <STATES>
      init: p<-0, s<-0, ->idle.
      idle: pout=p, sout=s,
            p<-pin, s<-sin, ->state!.
      state!: send!=1, dout=(p:=s), ->idle.
    <END>.
  <END>comp.
  <AUTOMATON> acc: clk:
    <REGISTER> d, x, l, r, t.
    <STATES>
      init: x<-0, l<-0, r<-0, t<-1, ->idle.
      idle: send!: xout=x, lout=l, rout=r,
            x<-xin, l<-lin, r<-rin,
            d<-dout, ->state!.
      state!: |* 1 *| r<-t, t<-1
              ; t<-(t&(x|d))., ->idle.
    <END>.
  <END>acc.
<END>pm.

```

図4.6.3 DDLによる機能記述

変数 t に対するオペレーション

$t := \text{TRUE}$

$t := \text{TRUE}$

$t := t \text{ AND } d$

```

implement_variable (Var, ...) :-
  sources_by_assignment (Var, Assign_source_list),
  truth_value (Assign_source_list),
  sources_through_channel (Var, Input_source_list),
  truth_value (Input_source_list),
  . . .
assert (implementation (Var, register, 1, ...)).
  
```

<REGISTER> $t(1), \dots$ 1 ビットレジスタ t

図 4.6.4 前向き推論のルール

SEQ

$r := t$
 $t := \text{TRUE}$

$\square \Rightarrow$ 逐次

compatible (Operation1, Operation2) :-
store-operation (Operation1, Var1, Source1, ...),
store-operation (Operation2, Var2, Source2, ...),
followed-by (Operation1, Operation2),
Var1 $\neq$ Var2,
implementation (Var1, register, ...),
implementation (Var2, register, ...),
not (referred-to (Var1, Source2)).

$r \leftarrow t, t \leftarrow 1$

$\square \Rightarrow$ 並列

圖4.4.5 後向き推論9.14-14

register: t

bits: [0, 0]

automaton: acc

source: [1, 1, t&d]

condition: [init, state1&l, state1&¬l]

図4.6.6 フレーム情報




図4.6.7 レジスタの持ち回り回路







図4-6-8 複合セルのレイアウト