概要

本システムは、Pascal言語で記述された動作仕様からレジスタ・トランスファ
(RT)レベルの回路を合成する。システムの開発を通して、各種設計問題に応用可
能なシミュレーテッド・アニーリング法への知識の導入とその並列化の有効性を
実証する。

特徴

ルールペースト・アニーリング(RA)

ランダムな変換だけでなく、ヒューリスティックな変換(ルール)を加え、ルー
ル毎のコスト減少率に応じてルール選択確率を動的に変化させ、与えられた最適
化時間内で良質な解を得る。

RAの並列処理方式

受理率に応じて複数のPEでクラスタを構成し、クラスタ内のPEが協調して
1つの状態を最適化することにより、中低温時の受理率を増加させる。



P.39 Figure 1

全体構成


					- 39 -